元器件:ic:memory:ddr:start

差别

这里会显示出您选择的修订版和当前版本之间的差别。

到此差别页面的链接

--- 元器件:ic:memory:ddr:start [2026/01/16 08:34] – [常用标准] hwwiki
+++ 元器件:ic:memory:ddr:start [2026/02/01 20:12] (当前版本) – [Prefetch（预取）] hwwiki
@@ 行 98: / 行 98: @@
 |:::|  **LPDDR5X-7500**  |:::|  3750  |  7500  |  1.0667  |:::|:::|:::|:::|:::|:::|
 |:::|  **LPDDR5X-8533**  |:::|  4266.5  |  8533  |  0.9376  |:::|:::|:::|:::|:::|:::|
+===== 参数 =====
+==== Prefetch（预取） ====
+由于DDR内部存储单元，其电容充放电物理条件的限制，频率无法持续提升，长期保持在100M~300MHz左右，DDR1~5速率的提升主要依赖于Prefetch，如下图所示[([[https://www.synopsys.com/articles/ddr4-bank-groups.html|synopsys: DDR4 Bank Groups in Embedded System Applications]])]。
+{{:元器件:ic:memory:ddr:figure_2_sdram_performance_scaling_enabled_by_prefetch.png?600|}}
+Prefetch类似于串并转换，把并行的多个慢数据，转换成高速的串行数据，如下图所示：
+{{:元器件:ic:memory:ddr:figure_3_historical_dram_prefetch.png?600|}}
+{{:元器件:ic:memory:ddr:figure_4_ddr4_solution_to_prefetch_of_eight.png?600|}}
+硬件上具体的实现，以2n为例如下图所示[({{ :元器件:ic:memory:ddr:tn-46-05_general_ddr_sdram_functionality.pdf | Micron: TN-46-05 GENERAL DDR SDRAM FUNCTIONALITY}})]：
+{{:元器件:ic:memory:ddr:figure_2_simplified_block_diagram_of_2n-prefetch_read.png?600|}}
+{{:元器件:ic:memory:ddr:figure_3_simplified_block_diagram_of_2n-prefetch_write.png?600|}}

元器件/ic/memory/ddr/start.1768523656.txt.gz · 最后更改: 2026/01/16 08:34 由 hwwiki