设计:pcb:pcb_checklist
差别
这里会显示出您选择的修订版和当前版本之间的差别。
| 两侧同时换到之前的修订记录前一修订版后一修订版 | 前一修订版 | ||
| 设计:pcb:pcb_checklist [2025/06/21 17:21] – [PCB设计规则] hwwiki | 设计:pcb:pcb_checklist [2026/06/07 11:56] (当前版本) – [PCB工艺] hwwiki | ||
|---|---|---|---|
| 行 102: | 行 102: | ||
| ==== PCB工艺 ==== | ==== PCB工艺 ==== | ||
| - | * 根据结构图确定板厚；根据电路复杂程度，综合考虑成本和性能，选择PCB层数和阶数，并确认最终的叠层结构。 | + | * 根据结构图确定板厚；根据电路复杂程度，综合考虑成本和性能，选择PCB层数和阶数，并确认最终的叠层结构（叠层不同，阻抗如50Ω对应的线宽线距等也不同，相邻层之间间距越大，线宽越大损耗越小）。 |
| + | |||
| + | * 根据电路性能、外观、成本要求，选择合适的PCB板材以及表面处理工艺, | ||
| * 确认PCB的最小线宽、线距、孔径等规则设置是否满足PCB加工厂的工艺要求，工艺要求高成本也高。 | * 确认PCB的最小线宽、线距、孔径等规则设置是否满足PCB加工厂的工艺要求，工艺要求高成本也高。 | ||
| 行 222: | 行 224: | ||
| * 高速线不布在板边，避免EMC问题。 | * 高速线不布在板边，避免EMC问题。 | ||
| - | * 如果要给高速信号网络包地线保护，要有足够的距离（至少两倍于离参考平面的距离），避免因为包地导致新的信号完整性问题。如果间距不够，建议直接包地线。 | + | * 如果要给高速信号网络包地线保护，要有足够的距离（至少两倍于离参考平面的距离），避免因为包地导致新的信号完整性问题。如果间距不够，建议不包地线。 |
| * 高速信号网络的via不易过多，一般除了BGA或者Connector处，其它区域不超过1个，最差不超过2个via，同时要优化via到比较合适的大小。 | * 高速信号网络的via不易过多，一般除了BGA或者Connector处，其它区域不超过1个，最差不超过2个via，同时要优化via到比较合适的大小。 | ||
| 行 228: | 行 230: | ||
| * 对于包地线，线上应有地过孔，地过孔直接的间距不大于信号线波长的1/ | * 对于包地线，线上应有地过孔，地过孔直接的间距不大于信号线波长的1/ | ||
| - | * 射频或高速线上的大焊盘，为减小阻抗突变的影响，在焊盘的正下方按焊盘大小挖去一层参考地。 | + | * 射频或高速线上的大焊盘，为减小阻抗突变的影响，在焊盘的正下方按焊盘大小挖去一层参考地。如果两层间距太小如HDI板中，则可考虑挖去两层地，原则为射频线离同层地的间距至少离邻层参考地的1.5倍以上，即射频线是共面线而非微带线。 |
| * {{: | * {{: | ||
| - | * 对于通孔焊盘如果其对应高速线比如USB，内层多余的焊盘去掉，减小寄生的电容，即所谓的无盘化设计，但此工艺会到只过孔机械可靠性和生产良率问题，非必要不采用。 | + | * 对于通孔焊盘如果其对应高速线比如USB，内层多余的焊盘去掉，减小寄生的电容，即所谓的无盘化设计，但此工艺会影响过孔机械可靠性和生产良率问题，非必要不采用。 |
| * {{: | * {{: | ||
设计/pcb/pcb_checklist.1750497691.txt.gz · 最后更改: 2025/06/21 17:21 由 hwwiki